数字电路实验：数字钟的设计，基于proteus的仿真，时，分，秒均显示，采用分频后得到秒信号

压缩包中的有多个protues文件可以直接打开进行运行，是不同阶段和版本的时钟测试，时钟包括年月日，时钟可以自己动，也可以自己调时间，也可以暂停，没有分闰年平年。

数字电路实验指导书与资料 原理介绍很详细，可供参考 1《单管放大》学习资料（电子技术） 2《集成运算放大器》学习资料 3《集成逻辑门与组合逻辑电路》学习资料（电子技术） 4《集成触发器》学习资料（电子技术）

压缩文档里面包含四个实验的内容：编码译码器，计数器，三段式状态机和去抖动，寄存器文件。第一次的实验代码课程上已给出不算分，故不包含，IP核是2015级开始有的新内容，不知道以后有没有，故不包含，最后一次综合设计看个人，不包含。

实验一 组合逻辑电路设计 ⒈实验目的意义 实验目的是熟悉工具软件，掌握基本组合逻辑电路的设计方法。 实验二 存贮器的扩展 ⒈实验目的意义 掌握存贮器的字节扩展和字扩展。 实验三 同步时序逻辑电路的设计 ⒈实验目的意义 实验目的是采用状态机设计一个N进制的计数器。 实验四 数字逻辑系统综合设计 ⒈实验目的意义 基于所学内容，自己构造一个复杂的数字逻辑系统，具有明确的应用场景。 2.实验要求 用74161做一个数字钟，实验原理与实验三所设计的计数器相同。 (分类是随便选的）

大连理工大学模拟与数字电路实验

仅为SAU的数电实验箱提供芯片引脚说明。

北邮数字电路实验报告——交通灯控制器(VHDL)(最全的).pdf北邮数字电路实验报告——交通灯控制器(VHDL)(最全的).pdf

非常不错的实验仿真，下载即可用，只需事先安装Proteus即可

主要针对：南京理工大学，电信专业，数字逻辑电路课程课内实验。内有详细的实验报告，仿真文件（multisim 14.0），届时可供参考。