七段数码管显示控制程序设计.doc

VC 实现七段数码管显示（时钟特效），不使用任何图像资料实现的LED数码电子钟，打开后自动跟随系统时间显示，编译环境：VC 6.0，打开后直接编译就可以。

本代码为VHDL语言实现的七段数码管的动态显示电路，其中通过时钟计数并选择数据的输出位置（在8个数码管上）

FPGA读写DS18B20温度并通过七段数码管显示verilog设计实验Quartus9.1工程源码，可以做为你的学习设计参考。 /ds18b20_seg7.v //---------------------------------------- module ds18b20_seg7( input CLOCK_50, // 板载50MHz时钟 input Q_KEY, // 板载按键RST // inout DS18B20, // output [7:0] SEG7_SEG, // 七段数码管 段脚 output [7:0] SEG7_SEL // 七段数码管 待译位脚 ); //++++++++++++++++++++++++++++++++++++++ // 获取温度值开始 //++++++++++++++++++++++++++++++++++++++ wire [15:0] t_buf; ds18b20_drive ds18b20_u0( .clk(CLOCK_50), .rst_n(Q_KEY), // .one_wire(DS18B20), // .temperature(t_buf) ); //------------------------------------- // 获取温度值 结束 //------------------------------------- //+++++++++++++++++++++++++++++++++++++ // 显示键盘值 开始 //+++++++++++++++++++++++++++++++++++++ seg7x8_drive seg7_u0( .i_clk (CLOCK_50), .i_rst_n (Q_KEY), .i_turn_off (8'b1110_1000), // 熄灭位[2进制] .i_dp (8'b0000_0010), // 小数点位[2进制] // 欲显数据[16进制] // 正负位 空白 十位 个位 小数位 .i_data ({12'h0, t_buf[15:12], 4'h0, t_buf[11:0]}), .o_seg (SEG7_SEG), .o_sel (SEG7_SEL) ); //------------------------------------- // 显示键盘值 结束 //------------------------------------- endmodule

本视频是使用 Logisim实现4位全加器并且使用7端数码管显示，具体的操作请参见CSDN博主 江 月 https://hyxmoon.blog.csdn.net/，博文 Logisim之4位全加器实现以及七段数码管显示 具体了解。

这是用verilog语言写的七段数码管显示程序，所用板子为Basys2

用Verilog实现FPGA七段数码管的显示。

可显示年月日时分秒，并且可以调，包内有仿真图和程序，由于时间匆忙，数码管部分未连接正确。

1.使用七段数码管显示一个时钟 2.编写程序让接在P0口的数码管显示时分秒，秒数每秒加一 3.要求1秒时间间隔使用定时器中断实现 4.七段数码管的位选和段选通过[74HC595]

拨码开关控制数码管显示